CS자습실

CS자습실

  • 분류 전체보기 (6)
    • Programming (4)
      • 알고리즘 연습 (2)
      • Verilog (2)
    • Error 모음 (2)
      • Ubuntu (1)
      • git & github (1)
  • 홈
  • 태그
  • 방명록
RSS 피드
로그인
로그아웃 글쓰기 관리

CS자습실

컨텐츠 검색

태그

unrelated git error CLB Verilog 베릴로그 unrelated histories Carry Lookahead Adder Could not get lock 우분투 에러 full adder apt-get install 소수 구하기 RTL Viewer 소수 구하기 C 소수 C github error 디지털논리회로 에라토스테네스의 체 깃허브 apt-get update

최근글

댓글

공지사항

아카이브

RTL Viewer(2)

  • Verilog 2장 - CLA

    Verilog를 공부하는 과정에 배운것을 정리한 것으로 틀린부분이 있을 수 있음을 알립니다. CLA란? CLA(Carry Look-ahead Adder)의 줄임말로 1장에서 보았던 RCA와 동일한 기능의 덧셈기이다. RCA보다 계산 결과를 빠르게 알 수 있는 덧셈기로 연산성능을 높일 수 있다. CLA의 구성요소 CLA는 RCA와 CLB(Carry Look-ahead Block)으로 구성되어있다. 4-bit CLA의 예시에서 보면 4-bit RCA와 CLB로 구성되어있는 것을 확인가능하다. 각각 Full Adder의 Carry입력이 CLB로부터 오는 것과 각각 Full Adder에서 P와 G가 CLB로 들어가는 것을 볼 수 있다. 아래에서 Carry-in을 계산하는 방법과 P, G가 어떤 값을 가지는지 알..

    2019.12.15
  • Verilog 1장 - 4bit RCA

    Verilog를 공부하는 과정에 배운것을 정리한 것으로 틀린부분이 있을 수 있음을 알립니다. RCA란? RCA(Ripple Carry Adder)의 줄임말로 컴퓨터에서 사용되는 가산기의 종류 중 하나이다. 들어온 Carry-in이 물결처럼(Ripple) 진행되어 Carry-out으로 출력된다고 하여 붙여진 이름 RCA의 구성요소 4-bit RCA는 Full Adder 4개를 직렬로 연결한 것으로 첫번째 Full Adder가 Carry-in을 받고 Carry-out을 그다음 Full Adder로 넘겨주게 되며 마지막 Full Adder가 최종 Carry-out을 출력하게 된다. Verilog Code Half Adder module ha(a, b, s, co); input a, b; output s, co..

    2019.09.19
이전
1
다음
티스토리
© 2018 TISTORY. All rights reserved.

티스토리툴바